

BB

Citation 3

(Translation of Relevant parts and Abstract)

Japanese Patent Application Laying Open (KOKAI) No. 10-11301

laid open to the public January 16, 1998

Japanese Patent Application No. 8-164867

filed June 25, 1996

Internal Priority(ies) claimed: None

Applicant(s): Masaharu IMAI, Hyogo, Japan and
YAZAKI CORPORATION, Tokyo, Japan

Inventor(s): Masaharu IMAI et al., Japanese citizens

Title of Invention: MULTITASK PROCESSOR AND MULTITASK PROCESSING
CONTROL METHOD

Detailed Description of the invention:

[0031]

The microprocessor 30 includes M register files (register sets) 24-1 to 24-M, which will be described later, and a register circuit 10, which performs save/restore operations, an arithmetic circuit 26, which performs arithmetic operations according to the contents of the register files 24-1 to 24-M, an internal bus (consisting of an internal address bus and an internal data bus) 17, which connects the register files 24-1 to 24-M with the arithmetic circuit 26, which will be described later, and a bus control circuit 22, which controls the internal bus 17 and an external data bus 13, which will be described later.

[0032]

BEST AVAILABLE COPY

The register circuit 10 includes a save/restore internal bus 11 which is provided separately from the internal bus 17 and connected with the register files 24-1 to 24-M, which will be described later, a save/restore control circuit 12, which outputs a control signal SC for selecting a register file used for executing a task in order to control a save/restore of context according to the processing state of the arithmetic circuit 26, a save/restore bus control circuit 14, which controls the save/restore internal bus 11 as well as a save/restore data bus 15 and a save/restore address bus 16, which will be described later, and M (where M is an integer greater than or equal to 2) register files (register sets) 24-1 to 24-M each of which stores the context of one task.

[0033]

The bus control circuit 22 is connected to the external data bus 13 onto which a data memory 20, which is an external memory for storing various kinds of data, is connected. The save/restore control circuit 12 includes a register file selector circuit 12A which determines which task's context is contained in the multiple register files 24-1 to 24-M.

[0034]

The save/restore bus control circuit 14 includes a context memory 18, which is an external memory for storing saved context through the save/restore data bus 15 and the save/restore address bus 16. An overview of operation will be provided below.

[0038]

...

(ii) Control in the case where save and restore are performed

On the other hand, if any of the register files 24-1 to 24-M does not contain the context associated with the new task to be switched to, the register file selector circuit 12A finds a register file 24-Y (where Y is an integer from 1 to M) in which context to be saved into the context memory 18 according to the priorities of the tasks is stored.

[0039]

Then, the save/restore control circuit 12 uses a control signal SC to control the save/restore bus control circuit 14 to save the context stored in the register file 24-Y into the context memory 18 through the save/restore internal bus 11, and the save/restore data bus 15 and the save/restore address bus 16.

[0040]

After the context stored in the register file 24-Y is saved into the context memory 18, the save/restore control circuit 12 uses a

control signal SC again to control save/restore bus control circuit 14 to store the context to be restored to the register file 24-Y into the register file 24-Y through the save/restore data bus 15, and the save/restore address bus 16 and the save/restore internal bus 11.

[0041]

On the completion of the restore of the context to the register file 24-Y, the save/restore control circuit 12 outputs a control signal SC for activating the register file 24-Y. Then, the activated register file 24-Y becomes accessible and the arithmetic circuit 26 executes the task associated with the context according to the context stored in the register file 24-Y.

[0042]

The save/restore operations described above can be performed concurrently with the task being executed by the arithmetic circuit 26 using the internal bus 17, the bus control circuit 7, the external data bus 13, and the data memory 20 without requiring to suspend the processing of the task being executed. Accordingly, overhead of register file switching time can be reduced and consequently the performance of the entire microprocessor can be improved.

[0046]

In the initial state, as shown in FIGS. 2 and 4(a), the first task T1 is assumed to be in an execution state (= "RUN"), and the second task T2, the third task T3, and the fourth task T4 are assumed to be in an executable state (= "READY"). At this stage, the arithmetic circuit 26 performs the processing of the first task T1 based on the context of the first task T1 stored in the first register file 24-1. The result of the processing of this first task T1 is stored in the data memory 20 through the internal bus 17, the bus control circuit 22, and the external data bus 13.

[0047]

The second register file 24-2 is stored with the context of the second task T2 of the priority = 2. Further, the context memory 18 is stored with the task of the priority = 3, that is, the context of the third task T3 and the context of the fourth task T4 which are the lowest in priority at the present moment.

[0048]

When a data input waiting state and the like occur through a key board in the midst of the processing of the first task T1, as shown in FIG. 5(a), the first task T1 is put into a waiting state (= "WAIT"), and the arithmetic circuit 26 puts the second task T2 into the execution state (= "RUN") by using the context of the second task T2 stored in the second register file 24-2.

[0049]

In parallel with the execution of this second task T2, the register file selector circuit 12A of the save/return control circuit 12 makes a judgment based on the priority and state of each task shown in FIG. 5(a), and makes a decision that the context of the first task T1 stored in the first register file 24-1 which is put into an waiting state (= "WAIT") is to be saved into the context memory 18.

[0050]

Based on the judgment of this register file selector circuit 12A, as shown in the flowchart of FIG. 3, the save/restore control circuit 12 controls the save/restore bus control circuit 14 by the control signal SC, and saves the context of the first task T1 into the context memory 18 from the first register file 24-1 through the save/restore internal bus 11, the save/restore data bus 15, and the save/restore address bus 16 (step S1).

[0051]

In FIG. 6 is shown a state after the context of the first task T1 is saved into the context memory 18. In parallel with this save processing of the context of the first task T1, the arithmetic circuit 26 performs the processing of the second task T2 based on the context of the second task T2 stored in the second register file 24-2 (step S3).

[0052]

Further, the save/restore control circuit 12 restores through the save/restore internal bus 11, the save/restore data bus 15, and the save/restore address bus 16 through the control of the save/restore bus control circuit 14 by the control signal SC the context of the task which is executable (= "READY") and has the most highest priority (see FIG. 5(a)) from among the tasks where their context is stored in the context memory 18, that is, in this case, the context of the third task T3 to the first register file 24-1 (step S2).

[0053]

In FIG. 7 is shown a state after the context of the third task T3 is restored to the first register file 24-1. When a data input waiting state and the like through the key board occurs in the midst of the processing of the second task T2, as shown in FIG. 8(a), the second task T2 is put into a waiting state (= "WAIT"), and the arithmetic circuit 26 puts the third task T3 into an execution state (= "RUN") by using the context of the third task T3 stored in the first register file 24-1.

[0054]

In parallel with the execution of this third task T3, the register file selector circuit 12A of the save/restore control circuit 12 makes a decision based on the priority and state of each task shown in FIG. 8(a), and makes a decision that the context of the second task T2 stored in the second register file 24-2 in a waiting state (= "WAIT") is to be save into the context memory 18.

[0055]

Based on this decision of the register file selector circuit 12A, similarly to the processing shown in the flowchart of FIG. 3, the save/restore control circuit 12 controls the save/restore bus control circuit 14 by the control signal SC, and saves the context of the second task T2 into the context memory 18 from the second register file 24-2 through the save/restore internal bus 11, the save/restore data bus 15, and the save/restore address bus 16 (equivalent to step S1 of FIG. 3).

[0060]

According to the invention according to claim 2, in addition to the invention according to claim 1, the save/restore control means performs a decision processing of the next savable task processing and the task processing to be restored based on the priority and processing state of each task processing except for the task processing currently being executed in parallel with the task processing currently being executed, and therefore, the context corresponding to the task processing to be executed next is stored in any of the register sets, and the switching of the register sets can be promptly performed, and the switching of overhead can be reduced much further.

Explanation of the Figures:

FIG. 1

- 10 Register circuit
- 11 Save/Restore internal bus
- 12 Save/Restore control circuit
- 12A Register file selector circuit
- 13 Data bus
- 14 Save/Restore bus control circuit
- 15 Save/Restore data bus
- 16 Save/restore address bus
- 17 Internal bus
- 18 Context memory

20 Data memory
22 Bus control circuit
24 Register file
26 Arithmetic circuit
30 Micro processor

FIG. 3

#1 Start
S1 "Save/restore control circuit" saves context of task T1 into
"context memory"
S2 "Save/restore control circuit" saves context of task T3 into
"context memory"
S3 Task T2 uses arithmetic circuit
#2 End

Figs 4(a), 5 (a)

	Priority	Status
Task T1	1	
Task T2	2	
Task T3	3	
Task T4	4	

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 10-011301
(43) Date of publication of application : 16.01.1998

(51) Int.CI. G06F 9/46

(21) Application number : 08-164867 (71) Applicant : IMAI MASAHARU
YAZAKI CORP
(22) Date of filing : 25.06.1996 (72) Inventor : IMAI MASAHARU
SHIOMI AKICHIKA
NAKANO TAKUMI
ITABASHI
MITSUYOSHI
KIROKU MASASHI
YAMASE TAKAFUMI

(54) MULTITASK PROCESSOR AND MULTITASK PROCESSING CONTROL METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent the total performance of a microprocessor from decreasing even when the number of tasks to be processed is less than the number of register groups of the microprocessor.

SOLUTION: When it is necessary to save and reload a context, a saving/ reloading control means 12 saves a context stored in one of register groups 24-1 to 24-M in a context storage means 18 through saving/reloading buses 11, 15, and 16 provided independently of a bus 17 and reloads a context to be processed which is stored in the context storage means 18 to the register group, so ordinary task processing can be performed simultaneously with the saving and loading of the contexts to reduce the overhead of the saving/ reloading processing, thereby improving the total performance of the multitask processor.

Fig. 3

【図3】




Fig. 4

【図4】




Fig. 5

【図5】




Fig. 6

【図6】




Fig. 7

【図7】




Fig. 8

【図8】




Fig. 9

【図9】




Fig. 10

【図10】





Fig. 11

【図11】



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-11301

(43)公開日 平成10年(1998)1月16日

(51) Int.Cl.⁸

G O 6 F 9/46

識別記号

3 1 3

庁内整理番号

FI

G O 6 F 9/46

技術表示箇所

3 1 3 D

審査請求 未請求 請求項の数5 OL (全 12 頁)

(21)出願番号 特願平8-164867

(22)出願日 平成8年(1996)6月25日

(71) 出題人 592048855

今井 正治

兵庫県宝塚市雲雀丘山手2丁目15番30号
404

(71)出願人 000006895

矢崎総業株式会社

東京都港区三田1丁目4番28号

(72) 究明者 今井 正治

兵庫県川西市栄町27番地 栄南団地8号棟
603号室

(74)代理人 弁理士 瀧野 秀雄 (外1名)


最終頁に続く

(54)【発明の名称】 マルチタスク処理装置及びマルチタスク処理制御方法

(57) 【要約】

【課題】 処理すべきタスク数がマイクロプロセッサのレジスタ群数よりも多い場合にもマイクロプロセッサ全体のパフォーマンスを低下させない。

【解決手段】 コンテキストの退避／復帰処理を行なう必要がある場合には、退避／復帰制御手段12は、バス17とは別個に設けられた退避／復帰用バス11、15、16を介して、いずれかのレジスタ群24-1~24-Mに格納されているコンテキストをコンテキスト用記憶手段18に退避するとともに、コンテキスト用記憶手段18に格納されている処理すべきコンテキストを当該レジスタ群に復帰させるので、通常のタスク処理をコンテキストの退避／復帰と並行して行なうことができ、退避／復帰処理のオーバーヘッドを削減して、マルチタスク処理装置1全体のパフォーマンスを向上できる。



【特許請求の範囲】

【請求項1】 各々がコンテキストを格納するM個（M；2以上の整数）のレジスタ群及びタスク処理を行なうべく前記M個のレジスタ群に接続されたバスを有し、選択したいずれかのレジスタ群に格納されている前記コンテキストに基づいて、複数の前記タスク処理を順次行なうマルチタスク処理装置において、前記コンテキストを格納するコンテキスト用記憶手段と、

前記バスとは別個に設けられ、かつ、前記M個のレジスタ群と前記コンテキスト用記憶手段との間に設けられて前記コンテキストの退避／復帰を行なうための退避／復帰用バスと、

前記退避／復帰用バスを介して、前記コンテキストを前記コンテキスト用記憶手段に退避し、あるいは、前記コンテキスト用記憶手段から前記コンテキストを前記レジスタ群に復帰させるための制御を行なう退避／復帰制御手段と、
を備えたことを特徴とするマルチタスク処理装置。

【請求項2】 請求項1記載のマルチタスク処理装置において、

前記退避／復帰制御手段は、現在実行中のタスク処理と並行して前記現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理の判別処理を行なうことを特徴とするマルチタスク処理装置。

【請求項3】 請求項1又は請求項2記載のマルチタスク処理装置において、

並行して処理すべき全タスク数をL（L；2以上の整数）とし、

$$L \leq M$$

の場合には、全タスク処理に対応するコンテキストを前記M個のレジスタ群のうちのL個のレジスタ群に格納することを特徴とするマルチタスク処理装置。

【請求項4】 各々がコンテキストを格納するM個（M；2以上の整数）のレジスタ群及びタスク処理を行なうべく前記M個のレジスタ群に接続されたバスを有し、選択したいずれかのレジスタ群に格納されている前記コンテキストに基づいて、複数の前記タスク処理を順次行なうマルチタスク処理装置のマルチタスク処理制御方法において、

現在実行中のタスク処理と並行して前記現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理を判別する判別工程と、

前記判別に基いて、前記バスとは別個に設けられ、かつ、前記M個のレジスタ群と前記コンテキスト用記憶手段との間に設けられて前記コンテキストの退避／復帰を行なうための退避／復帰用バスを介して、前記退避可能なタスク処理に対応するコンテキストを前記コンテキス

ト用記憶手段に退避し、あるいは、前記コンテキスト用記憶手段から前記コンテキストを前記レジスタ群に復帰させるための制御を行なう退避／復帰制御工程と、
を備えたことを特徴とするマルチタスク処理制御方法。

【請求項5】 請求項4記載のマルチタスク処理制御方法において、

並行して処理すべき全タスク数をL（L；2以上の整数）とし、

$$L \leq M$$

の場合には、前記M個のレジスタ群のうちのL個のレジスタ群に全タスク処理に対応するコンテキストを格納する格納工程を備えたことを特徴とするマルチタスク処理制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、マルチタスク処理装置及びマルチタスク処理制御方法に係り、特にマルチタスキングにおいて、コンテキストスイッチング（Context switching）を行なうマルチタスク処理装置及びマルチタスク処理制御方法に関する。

【0002】

【従来の技術】近年のマイクロプロセッサにおいては、複数のタスクを並列して処理するマルチタスキングが行なわれている。このマルチタスキングを実現する方法として、複数種類の方法があるが、このような方法の中で、最も簡単な方法としてコンテキストスイッチングが知られている。

【0003】従来のマイクロプロセッサは、レジスタファイル（レジスタ群）を1組しか持っていなかったため、タスク切替の際には、レジスタファイルの内容であるコンテキストを外部メモリであるコンテキスト用メモリ（例えば、メインメモリ上に設ける。）に退避し、次にレジスタファイルの内容を退避したタスクの処理を行なう場合には、コンテキスト用メモリから対応するコンテキストをレジスタに復帰させていた。

【0004】しかし、上記従来のマイクロプロセッサにおいては、タスク切替が起こる度にコンテキスト用メモリに対するアクセスが必要となる。コンテキスト用メモリ空間の切換え、例えば、メインメモリ空間の切換えはかなりの時間を要するため、マイクロプロセッサ全体としてのパフォーマンスが低下してしまうという問題点があった。

【0005】

【発明が解決しようとする課題】上記問題点を解決すべく、複数のレジスタファイルを設け、コンテキスト用メモリ空間の切換え頻度を低減することによりパフォーマンスの向上を図る方法が提案されている。

【0006】図11に複数のレジスタファイルを有するマイクロプロセッサの概要構成ブロック図を示す。マイクロプロセッサ100は、それぞれ一のタスクのコンテ

キストを格納する複数のレジスタファイル101-1~101-nと、複数のレジスタファイル101-1~101-nにいずれのタスクに対応するコンテキストが格納されているかを判別し、タスクの処理に用いるレジスタファイルを選択するための制御信号を出力するレジスタファイル選択回路105と、レジスタファイル101-1~101-nと演算回路110及び制御回路111とを接続する内部バス（内部アドレスバス及び内部データバス）106と、内部バス106及び外部データバス109を制御するためのバス制御回路107と、を備えて構成されている。

【0007】さらに、マイクロプロセッサ100には、レジスタファイル101-1~101-nに格納しきれないコンテキストを退避するとともに、各種データを記憶するデータ/コンテキスト用メモリ108が外部データバス109を介して接続されている。

【0008】次に動作を説明する。

1) 処理すべきタスク数Nがレジスタファイル数n以下の場合 ($N \leq n$)

この場合には、各タスクのコンテキストはいずれかのレジスタファイルに格納されていることとなる。

【0009】従って、タスク切換えが発生した場合には、レジスタファイル選択回路105は、切換え先のタスクに対応するレジスタファイルを複数のレジスタファイル101-1~101-nのうちから判別し、対応するレジスタファイル101-X ($X=1 \sim n$) のみをアクティブにするための制御信号を出力する。

【0010】これによりそれ以降は、当該アクティブにされたレジスタファイル101-Xのみがアクセス可能となり、このレジスタファイル101-Xに格納されているコンテキストに基づいて演算回路110及び制御回路111は動作を行なうこととなる。

【0011】従って、処理すべきタスク数Nがレジスタファイル数n以下の場合には、レジスタファイル101-1~101-nに格納しきれないコンテキストが発生することがなく、各種データを記憶するデータ/コンテキスト用メモリ108に対して外部データバス109を介してアクセスする必要がないので、高速にタスク切換えを行なうことができ、マイクロプロセッサ101全体のパフォーマンスを向上させることができるのである。

2) 処理すべきタスク数Nがレジスタファイル数nより多い場合 ($N > n$)

この場合には、N個のタスクのコンテキストのうち、n個のタスクに対応するコンテキストはいずれかのレジスタファイルに格納されているとともに、(N-n)個のコンテキストはデータ/コンテキスト用メモリ108に格納されていることとなる。

【0012】従って、タスク切換えが発生した場合には、レジスタファイル選択回路105は、切換え先のタスクに対応するコンテキストがレジスタファイル101

-1~101-nのいずれかに存在するか否かを判別し、いずれかのレジスタファイル101-1~101-nに当該切換え先のタスクに対応するコンテキストが存在する場合には、対応するレジスタファイル101-X ($X=1 \sim n$) のみをアクティブにするための制御信号を出力する。

【0013】これによりそれ以降は、当該アクティブにされたレジスタファイル101-Xのみがアクセス可能となり、このレジスタファイル101-Xに格納されているコンテキストに基づいて演算回路110及び制御回路111は動作を行なうこととなる。

【0014】一方、いずれのレジスタファイル101-1~101-nにも当該切換え先のタスクに対応するコンテキストが存在しない場合には、レジスタファイル選択回路105は、タスクの優先度等に基づいてデータ/コンテキスト用メモリ108に退避すべきコンテキストが格納されているレジスタファイル101-Y ($Y=1 \sim n$) を判別するとともに、バス制御回路107を制御することにより、当該レジスタファイル101-Yに格納されているコンテキストを内部バス106及びデータバス109を介してデータ/コンテキスト用メモリ108に退避する。

【0015】退避が終了すると、レジスタファイル選択回路105は、再びバス制御回路107を制御することにより復帰させるべきコンテキストをデータバス109及び内部バス106を介してレジスタファイル101-Yに格納する。そして、レジスタファイル選択回路105は、コンテキストの復帰が完了すると、レジスタファイル101-Yのみをアクティブにするための制御信号を出力する。

【0016】これによりそれ以降は、当該アクティブにされたレジスタファイル101-Yのみがアクセス可能となり、このレジスタファイル101-Yに格納されているコンテキストに基づいて演算回路110及び制御回路111は動作を行なうこととなる。

【0017】以上の説明のように、処理すべきタスク数Nがレジスタファイル数nより多い場合には、全てのコンテキストをレジスタファイルに格納することができず、コンテキストの退避/復帰のための時間が必要となって、マイクロプロセッサ全体のパフォーマンスが低下してしまうという問題点があった。

【0018】そこで、本発明の目的は、処理すべきタスク数がマイクロプロセッサのレジスタファイル（レジスタ群）数よりも多い場合にもマイクロプロセッサ全体のパフォーマンスを低下させることがないマルチタスク処理装置及びマルチタスク処理制御方法を提供することにある。

【0019】

【課題を解決するための手段】請求項1記載の発明は、各々がコンテキストを格納するM個 ($M \geq 2$) 以上の整

数)のレジスタ群及びタスク処理を行なうべく前記M個のレジスタ群に接続されたバスを有し、選択したいいずれかのレジスタ群に格納されている前記コンテキストに基づいて、複数の前記タスク処理を順次行なうマルチタスク処理装置において、前記コンテキストを格納するコンテキスト用記憶手段と、前記バスとは別個に設けられ、かつ、前記M個のレジスタ群と前記コンテキスト用記憶手段との間に設けられて前記コンテキストの退避/復帰を行なうための退避/復帰用バスと、前記退避/復帰用バスを介して、前記コンテキストを前記コンテキスト用記憶手段に退避し、あるいは、前記コンテキスト用記憶手段から前記コンテキストを前記レジスタ群に復帰させるための制御を行なう退避/復帰制御手段と、を備えて構成する。

【0020】請求項1記載の発明によれば、マルチタスク処理装置は、コンテキストの退避/復帰処理を行なう必要がない場合には、M個のレジスタ群のうち、処理すべきタスクに対応するレジスタ群に格納されているデータをバスを介してやり取りしてタスクの処理を行なう。

【0021】そして処理に用いるレジスタ群を切換えることにより、複数のタスク処理を順次行なうマルチタスク処理を行なう。一方、コンテキストの退避/復帰処理を行なう必要がある場合、すなわち、M個のレジスタ群に処理すべきタスクに対応するコンテキストが格納されていない場合には、退避/復帰制御手段は、バスとは別個に設けられた退避/復帰用バスを介して、いずれかのレジスタ群に格納されているコンテキストをコンテキスト用記憶手段に退避するとともに、コンテキスト用記憶手段に格納されている処理すべきコンテキストを当該レジスタ群に復帰させる。

【0022】従って、通常のタスク処理を、バスを介してコンテキストの退避/復帰と並行して行なうことができる。請求項2記載の発明は、請求項1記載の発明において、前記退避/復帰制御手段は、現在実行中のタスク処理と並行して前記現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理の判別処理を行なうように構成する。

【0023】請求項2記載の発明によれば、請求項1記載の発明の作用に加えて、退避/復帰制御手段は、現在実行中のタスク処理と並行して現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理の判別処理を行なう。

【0024】請求項3記載の発明は、請求項1又は請求項2記載の発明において、並行して処理すべき全タスク数をL(L:2以上の整数)とし、 $L \leq M$

の場合には、全タスク処理に対応するコンテキストを前記M個のレジスタ群のうちのL個のレジスタ群に格納す

る。

【0025】請求項3記載の発明によれば、請求項1又は請求項2記載の発明の作用に加えて、並行して処理すべき全タスク数をL(L:2以上の整数)とし、 $L \leq M$

の場合には、全タスク処理に対応するコンテキストをM個のレジスタ群のうちのL個のレジスタ群に格納するので、タスク切換に伴うコンテキストの退避/復帰処理が生じることがなく高速に処理を行なうことができる。

【0026】請求項4記載の発明は、各々がコンテキストを格納するM個(M:2以上の整数)のレジスタ群及びタスク処理を行なうべく前記M個のレジスタ群に接続されたバスを有し、選択したいいずれかのレジスタ群に格納されている前記コンテキストに基づいて、複数の前記タスク処理を順次行なうマルチタスク処理装置のマルチタスク処理制御方法において、現在実行中のタスク処理と並行して前記現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理を判別する判別工程と、前記判別に基づいて、前記バスとは別個に設けられ、かつ、前記M個のレジスタ群と前記コンテキスト用記憶手段との間に設けられて前記コンテキストの退避/復帰を行なうための退避/復帰用バスを介して、前記退避可能なタスク処理に対応するコンテキストを前記コンテキスト用記憶手段に退避し、あるいは、前記コンテキスト用記憶手段から前記コンテキストを前記レジスタ群に復帰させるための制御を行なう退避/復帰制御工程と、を備えて構成する。

【0027】請求項4記載の発明によれば、判別工程は、現在実行中のタスク処理と並行して現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理を判別する。これにより退避/復帰工程は、判別工程における判別に基づいて、バスとは別個に設けられ、かつ、M個のレジスタ群と前記コンテキスト用記憶手段との間に設けられてコンテキストの退避/復帰を行なうための退避/復帰用バスを介して、前記退避可能なタスク処理に対応するコンテキストをコンテキスト用記憶手段に退避し、あるいは、コンテキスト用記憶手段からコンテキストをレジスタ群に復帰させるための制御を行なう。

【0028】請求項5記載の発明は、請求項4記載のマルチタスク処理制御方法において、並行して処理すべき全タスク数をL(L:2以上の整数)とし、 $L \leq M$

の場合には、前記M個のレジスタ群のうちのL個のレジスタ群に全タスク処理に対応するコンテキストを格納する格納工程を備えて構成する。

【0029】請求項5記載の発明によれば、請求項4記載の発明の作用に加えて、格納工程は、

$L \leq M$

の場合には、M個のレジスタ群のうちのL個のレジスタ群に全タスク処理に対応するコンテキストを格納する。

【0030】

【発明の実施の形態】次に図面を参照して本発明の好適な実施形態を説明する。図1にマルチタスク処理装置の実施形態としてのマイクロプロセッサの概要構成ブロック図を示す。

【0031】マイクロプロセッサ30は、大別すると、後述のM個のレジスタファイル（レジスタ群）24-1～24-Mを有し、退避/復帰処理を行なうレジスタ回路10と、レジスタファイル24-1～24-Mの内容に基づいて各種演算を行なう演算回路26と、後述のレジスタファイル24-1～24-Mと演算回路26を接続する内部バス（内部アドレスバス及び内部データバス）17と、内部バス17及び後述の外部データバス13を制御するためのバス制御回路22と、を備えて構成されている。

【0032】レジスタ回路10は、内部バス17とは別個に設けられ、後述のレジスタファイル24-1～24-Mと接続されている退避/復帰用内部バス11と、演算回路26の処理状態に応じてコンテキストの退避/復帰を制御すべくタスクの処理に用いるレジスタファイルを選択するための制御信号SCを出力する退避/復帰制御回路12と、後述の退避/復帰用内部バス11並びに退避/復帰用データバス15及び退避/復帰用アドレスバス16を制御するための退避/復帰用バス制御回路14と、それぞれ一のタスクのコンテキストを格納するM個（M：2以上の整数）のレジスタファイル（レジスタ群）24-1～24-Mと、を備えて構成されている。

【0033】バス制御回路22には、各種データを記憶する外部メモリとしてのデータ用メモリ20が接続された外部データバス13が接続されている。退避/復帰制御回路12は、複数のレジスタファイル24-1～24-Mにいずれのタスクに対応するコンテキストが格納されているかを判別するレジスタファイル選択回路12Aを備えて構成されている。

【0034】退避/復帰用バス制御回路14には、退避/復帰用データバス15及び退避/復帰用アドレスバス16を介して、退避したコンテキストを格納するための外部メモリとしてのコンテキスト用メモリ18を備えて構成されている。次に概要動作を説明する。

1) 処理すべきタスク数Nがレジスタファイル数M以下の場合 ($N \leq M$)

この場合には、各タスクのコンテキストはいずれかのレジスタファイル24-1～24-Mに格納されることとなる。

【0035】従って、タスク切換えが発生した場合には、レジスタファイル選択回路12Aは、切換え先のタスクに対応するレジスタファイルを複数のレジスタファイル24-1～24-Mのうちから判別し、対応するレジスタ

ファイル24-X（X=1～M）のみをアクティブにするための制御信号SCを出力する。

【0036】これによりそれ以降は、当該アクティブにされたレジスタファイル24-Xのみがアクセス可能となり、このレジスタファイル24-Xに格納されているコンテキストに基づいて演算回路26は動作を行なうこととなる。従って、処理すべきタスク数Nがレジスタファイル数M以下の場合には、レジスタファイル24-1～24-Mに格納しきれないコンテキストが発生することはない、退避/復帰用データバス15及び退避/復帰用アドレスバス16を介してコンテキスト用メモリ18をアクセスする必要がないので、高速にタスク切換えを行なうことができ、マイクロプロセッサ30全体のパフォーマンスを向上させることができるのである。

2) 処理すべきタスク数Nがレジスタファイル数Mより多い場合 ($N > M$)

この場合には、N個のタスクのコンテキストのうち、M個のタスクに対応するコンテキストはいずれかのレジスタファイル24-1～24-Mに格納されているとともに、（N-M）個のコンテキストはコンテキスト用メモリ18に格納されていることとなる。

i) 退避/復帰処理を行なわない場合の制御

そこで、タスク切換えが発生した場合には、レジスタファイル選択回路12Aは、内部バス17、バス制御回路7、外部データバス13及びデータ用メモリ20を用いて現在行なわれている演算回路26のタスクの処理と並行して、切換え先のタスクに対応するコンテキストがレジスタファイル24-1～24-Mのいずれかに存在するか否かを判別する。

【0037】このレジスタファイル選択回路12Aの判別に基づいて退避/復帰制御回路12は、いずれかのレジスタファイル24-1～24-Mに当該切換え先のタスクに対応するコンテキストが存在する場合には、対応するレジスタファイル24-X（X=1～M）のみをアクティブにするための制御信号SCを出力する。

【0038】これによりそれ以降は、当該アクティブにされたレジスタファイル24-Xのみがアクセス可能となり、このレジスタファイル24-Xに格納されているコンテキストに基づいて演算回路26はタスクの処理を行なうこととなる。

ii) 退避/復帰処理を行なう場合の制御

一方、いずれのレジスタファイル24-1～24-Mにも当該切換え先のタスクに対応するコンテキストが存在しない場合には、レジスタファイル選択回路12Aは、タスクの優先度等に基づいてコンテキスト用メモリ18に退避すべきコンテキストが格納されているレジスタファイル24-Y（Y=1～M）を判別する。

【0039】これにより退避/復帰制御回路12は、制御信号SCにより退避/復帰用バス制御回路14を制御することにより、当該レジスタファイル24-Yに格納さ

れているコンテキストを退避/復帰用内部バス11並びに退避/復帰用データバス15及び退避/復帰用アドレスバス16を介してコンテキスト用メモリ18に退避する。

【0040】レジスタファイル24-Yに格納されているコンテキストのコンテキスト用メモリ18への退避が終了すると、退避/復帰制御回路12は、再び制御信号SCにより退避/復帰用バス制御回路14を制御することにより、レジスタファイル24-Yに復帰させるべきコンテキストを退避/復帰用データバス15及び退避/復帰用アドレスバス16並びに退避/復帰用内部バス11を介してレジスタファイル24-Yに格納する。

【0041】そして、退避/復帰制御回路12は、コンテキストのレジスタファイル24-Yへの復帰が完了すると、レジスタファイル24-Yをアクティブにするための制御信号SCを出力する。これによりそれ以降は、当該アクティブにされたレジスタファイル24-Yをアクセスすることが可能となり、このレジスタファイル24-Yに格納されているコンテキストに基づいて演算回路26は対応するタスクの処理を行なうこととなる。

【0042】以上の退避/復帰処理は、内部バス17、バス制御回路7、外部データバス13及びデータ用メモリ20を用いて現在行なわれている演算回路26のタスクの処理と並行して行なうことができるので、現在実行中のタスクの処理を中断する必要がなく、レジスタファイルの切替時間のオーバーヘッドを削減することが可能となる。従って、マイクロプロセッサ全体のパフォーマンスを向上させることができる。

【0043】以上の説明のように、処理すべきタスク数Nがレジスタファイル数Mより多い場合にも、見掛け上、全てのコンテキストをレジスタファイルに格納した場合と同等の処理を行なうことができ、復帰/退避処理のために現在実行中のタスクの処理が影響を受けないように余裕を見込んだ数のレジスタファイルを用意しておけばよいので、レジスタ切替に伴うオーバーヘッドを削減するために最低限必要なレジスタファイル数は少なくとも、簡易な構成を達成できるにもかかわらずマイクロプロセッサ全体のパフォーマンスを向上できる。

【0044】次に図2乃至図10を参照してより具体的な動作を説明する。以下においては、説明の簡略化のため、レジスタファイル数M=2の場合について説明する。この場合において、処理すべきタスクは、図2に示すように、第1タスクT1、第2タスクT2、第3タスクT3、第4タスクT4の4個あり、タスクの優先度は、数字が小さいほど優先度が高く、第1タスクT1の優先度=1（最も優先度が高い）、第2タスクT2の優先度=2、第3タスクT3の優先度=3、第4タスクの優先度=4（最も優先度が低い）であるとする。さらに、タスクの状態としては、図2に示すように、タスクを実行中である実行状態（図中、「RUN」と示す。）

）、直ちにタスクの実行に移行できる実行可能状態（図中、「READY」と示す。）、キー入力待ち等の待機状態（図中、「WAIT」と示す。）の3状態があるものとする。また、これらのタスクの状態に関する情報（例えば、図2参照）は、退避/復帰制御回路12が保有している。

【0045】また、図2乃至図10においては、図示の簡略化のため、第1タスクT1をタスクT1、第2タスクT2をタスクT2、第3タスクT3をタスクT3、第4タスクT4をタスクT4と表している。また、図4乃至図10においては、図示の簡略化のため、バス制御回路22及び退避/復帰用バス制御回路14は図示を省略している。

【0046】初期状態においては、図2及び図4(a)に示すように、第1タスクT1は実行状態（＝「RUN」）、第2タスクT2、第3タスクT3及び第4タスクT4は実行可能状態（＝「READY」）にあるものとする。この段階では、演算回路26は、第1レジスタファイル24-1に格納されている第1タスクT1のコンテキストに基づいて第1タスクT1の処理を行なっている。この第1タスクT1の処理の結果については、内部バス17、バス制御回路22及び外部データバス13を介してデータ用メモリ20に格納される。

【0047】そして、第2レジスタファイル24-2には、優先度=2の第2タスクT2のコンテキストが格納されている。さらにコンテキスト用メモリ18には、優先度=3のタスク、すなわち、第3タスクT3のコンテキスト及び現時点において優先度の最も低い第4タスクT4のコンテキストが格納されている。

【0048】そして、第1タスクT1の処理の途中でキーボードを介したデータ入力待ち状態等が発生すると、図5(a)に示すように、第1タスクT1は待機状態（＝「WAIT」）となり、演算回路26は、第2レジスタファイル24-2に格納されている第2タスクT2のコンテキストを用いて、第2タスクT2を実行状態（＝「RUN」）とする。

【0049】この第2タスクT2の実行と並行して、退避/復帰制御回路12のレジスタファイル選択回路12Aは、図5(a)に示した各タスクの優先度及び状態に基づいて判別を行ない、待機状態（＝「WAIT」）にある第1レジスタファイル24-1に格納されている第1タスクT1のコンテキストをコンテキスト用メモリ18に退避すべき旨の判別を行なう。

【0050】このレジスタファイル選択回路12Aの判別に基づいて、図3のフローチャートに示すように、退避/復帰制御回路12は、退避/復帰用バス制御回路14を制御信号SCにより制御して、第1レジスタファイル24-1から退避/復帰用内部バス11並びに退避/復帰用データバス15及び退避/復帰用アドレスバス16を介して、コンテキスト用メモリ18に第1タスクT1

のコンテキストを退避する(ステップS1)。

【0051】図6に第1タスクT1のコンテキストをコンテキスト用メモリ18に退避後の状態を示す。そして、この第1タスクT1のコンテキストの退避処理と並行して演算回路26は、第2レジスタファイル24-2に格納されている第2タスクT2のコンテキストに基づいて第2タスクT2の処理を行なうこととなる(ステップS3)。

【0052】さらに退避/復帰制御回路12は、コンテキスト用メモリ18にコンテキストが格納されているタスクのうち、実行可能状態(=「READY」)にあり、かつ、最も優先度の高いタスクのコンテキスト(図5(a)参照)、すなわち、この場合においては第3タスクT3のコンテキストを退避/復帰用バス制御回路14を制御信号SCにより制御し、退避/復帰用内部バス11並びに退避/復帰用データバス15及び退避/復帰用アドレスバス16を介して第1レジスタファイル24-1に復帰する(ステップS2)。

【0053】図7に第3タスクT3のコンテキストを第1レジスタファイル24-1に復帰後の状態を示す。そして、第2タスクT2の処理の途中でキーボードを介したデータ入力待ち状態等が発生すると、図8(a)に示すように、第2タスクT2は待機状態(=「WAIT」)となり、演算回路26は、第1レジスタファイル24-1に格納されている第3タスクT3のコンテキストを用いて、第3タスクT3を実行状態(=「RUN」)とする。

【0054】この第3タスクT3の実行と並行して、退避/復帰制御回路12のレジスタファイル選択回路12Aは、図8(a)に示した各タスクの優先度及び状態に基づいて判別を行ない、待機状態(=「WAIT」)にある第2レジスタファイル24-2に格納されている第2タスクT2のコンテキストをコンテキスト用メモリ18に退避すべき旨の判別を行なう。

【0055】このレジスタファイル選択回路12Aの判別に基づいて、図3のフローチャートに示した処理と同様に、退避/復帰制御回路12は、退避/復帰用バス制御回路14を制御信号SCにより制御して、第2レジスタファイル24-2から退避/復帰用内部バス11並びに退避/復帰用データバス15及び退避/復帰用アドレスバス16を介して、コンテキスト用メモリ18に第2タスクT2のコンテキストを退避する(図3のステップS1に相当)。

【0056】図9に第2タスクT2のコンテキストをコンテキスト用メモリ18に退避後の状態を示す。そして、この第2タスクT2のコンテキストの退避処理と並行して演算回路26は、第1レジスタファイル24-1に格納されている第3タスクT3のコンテキストに基づいて第3タスクT3の処理を行なうこととなる(図3のステップS3相当)。

【0057】さらに退避/復帰制御回路12は、図10に示すように、コンテキスト用メモリ18にコンテキストが格納されているタスクのうち、実行可能状態(=「READY」)にあり、かつ、最も優先度の高いタスクのコンテキスト(図8(a)参照)、すなわち、この場合においては第4タスクT4のコンテキストを退避/復帰用内部バス11並びに退避/復帰用データバス15及び退避/復帰用アドレスバス16を介して第1レジスタファイル24-1に復帰する(図3のステップS2相当)。

【0058】そして、以下、同様にしてコンテキストの退避/復帰及びレジスタ切換えを行なってマルチタスク処理を実行する。以上の説明のように、本実施形態によれば、演算回路26におけるタスクの実行を中断することなく、すなわち、演算回路26におけるタスクの実行と並行してコンテキストの退避/復帰処理を行なうことができ、レジスタファイル切換えに伴う退避/復帰処理のためのオーバーヘッドを削減し、マイクロプロセッサ全体のパフォーマンスを向上させることができるのである。

【0059】

【発明の効果】請求項1記載の発明によれば、マルチタスク処理装置は、コンテキストの退避/復帰処理を行なう必要がある場合、すなわち、M個のレジスタ群に処理すべきタスクに対応するコンテキストが格納されていない場合には、退避/復帰制御手段は、バスとは別個に設けられた退避/復帰用バスを介して、いずれかのレジスタ群に格納されているコンテキストをコンテキスト用記憶手段に退避するとともに、コンテキスト用記憶手段に格納されている処理すべきコンテキストを当該レジスタ群に復帰させるので、通常のタスク処理をコンテキストの退避/復帰と並行して行なうことができ、退避/復帰処理のオーバーヘッドを削減して、マルチタスク処理装置全体のパフォーマンスを向上できる。

【0060】請求項2記載の発明によれば、請求項1記載の発明の効果に加えて、退避/復帰制御手段は、現在実行中のタスク処理と並行して現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理の判別処理を行なうので、次に実行すべきタスク処理に対応するコンテキストは、いずれかのレジスタ群に格納されていることとなり、直ちにレジスタ群の切換えを行なえ、切換えのオーバーヘッドをより低減することが可能となる。

【0061】請求項3記載の発明によれば、請求項1又は請求項2記載の発明の効果に加えて、並行して処理すべき全タスク数をL(L:2以上の整数)とし、

$$L \leq M$$

の場合には、全タスク処理に対応するコンテキストをM個のレジスタ群のうちのL個のレジスタ群に格納するの

で、タスク切換に伴うコンテキストの退避/復帰処理が生じることがなく高速に処理を行なうことができ、マルチタスク処理装置のパフォーマンスを低下させることがない。

【0062】請求項4記載の発明によれば、判別工程は、現在実行中のタスク処理と並行して現在実行中のタスク処理を除く各タスク処理の優先順位及び処理状態に基づいて次に退避可能なタスク処理及び復帰すべきタスク処理を判別し、退避/復帰工程は、判別工程における判別に基づいて、バスとは別個に設けられてコンテキストの退避/復帰を行なうための退避/復帰用バスを介して、退避可能なタスク処理に対応するコンテキストをコンテキスト用記憶手段に退避し、あるいは、コンテキスト用記憶手段からコンテキストをレジスタ群に復帰させるための制御を行なうので、通常のタスク処理はバスを介して行ない、退避/復帰処理は並行して退避/復帰用バスを介して行なうことにより退避/復帰処理のオーバーヘッドを削減して、マルチタスク処理全体のパフォーマンスを向上できる。

【0063】請求項5記載の発明によれば、請求項4記載の発明の作用に加えて、格納工程は、 $L \leq M$

の場合には、M個のレジスタ群のうちのL個のレジスタ群に全タスク処理に対応するコンテキストを格納するので、タスク切換に伴うコンテキストの退避/復帰処理が生じることがなく高速に処理を行なうことができ、マルチタスク処理におけるパフォーマンスを低下させることがない。

【図面の簡単な説明】

【図1】実施形態のマルチタスク処理装置の概要構成ブ

ロック図である。

【図2】タスク処理の優先度及び状態の例を説明する図である。

【図3】実施形態の動作処理フローチャートである。

【図4】実施形態の動作説明図（その1）である。

【図5】実施形態の動作説明図（その2）である。

【図6】実施形態の動作説明図（その3）である。

【図7】実施形態の動作説明図（その4）である。

【図8】実施形態の動作説明図（その5）である。

【図9】実施形態の動作説明図（その6）である。


【図10】実施形態の動作説明図（その7）である。

【図11】従来のマルチタスク処理装置の概要構成ブロック図である。

【符号の説明】

- 10 レジスタ回路
- 11 退避/復帰用内部バス
- 12 退避/復帰制御回路
- 12A レジスタファイル選択回路
- 13 外部データバス
- 14 退避/復帰用バス制御回路
- 15 退避/復帰用データバス
- 16 退避/復帰用アドレスバス
- 17 内部バス
- 18 コンテキスト用メモリ
- 20 データ用メモリ
- 22 バス制御回路
- 24-1～24-M レジスタファイル（レジスタ群）
- 26 演算回路
- 30 マイクロプロセッサ


【図1】




【図2】

	優先度	状態
タスクT1	1	RUN
タスクT2	2	READY
タスクT3	3	READY
タスクT4	4	READY


【図3】



【図4】




【図5】




□ は変更された箇所を示す


【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

(72)発明者 塩見 彰睦
静岡県浜松市半田町3776 医大宿舍K-544

(72)発明者 仲野 巧
愛知県宝飯郡音羽町長沢八王子49

(72)発明者 板橋 光義
静岡県裾野市御宿1500 矢崎総業株式会社内

(72)発明者 記録 真史
静岡県裾野市御宿1500 矢崎総業株式会社内

(72)発明者 山瀬 孝文
静岡県裾野市御宿1500 矢崎総業株式会社内

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ **BLACK BORDERS**
- ☒ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☒ **FADED TEXT OR DRAWING**
- ☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☒ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☒ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.